IC CD4042 có các transistor ở chế độ nâng cao kênh P và N. Có bốn kênh chốt có chung đầu vào xung nhịp, bốn kênh chốt đầu vào và đầu ra được đệm tín hiệu. IC dựa trên chuẩn logic CMOS có ưu điểm tiêu thụ điện năng thấp và dải điện áp cung cấp rộng.
https://www.youtube.com/watch?v=oqB44822DdE
Như có thể thấy trong sơ đồ chân, CD4042 có bốn kênh chốt loại D được tính hợp bên trong một chip duy nhất. Mỗi kênh chốt loại D có một đầu vào Dx và hai chân đầu ra Qx, ~ Qx. X ở đây là số thứ tự của kênh chốt.
Tuy nhiên, tất cả các kênh chốt D đều có chung tín hiệu xung clock và cực tính. Chúng ta sẽ biết chức năng của tất cả các chân trong phần sau. Dưới đây là sơ đô chân.
CD4042 có tổng cộng 14 chân. Tất cả các chân được mô tả trong bảng dưới đây:
| Số chân | Tên chân | Mô tả |
| 4, 7, 13, 14 | D1, D2, D3, D4 | Bốn đầu vào dữ liệu |
| 1, 2, 10, 11 | Q1, Q2, Q3, Q4 | Đầu ra dữ liệu song song của bốn kênh chốt |
| 3, 9, 12, 15 | ~ Q1, ~ Q2, ~ Q3, ~ Q4 | Đầu ra dữ liệu song song đảo của bốn kênh chốt |
| 5 | CLOCK | Tín hiệu xung clock được cấp bằng IC timer 555 hoặc các IC logic digital khác. |
| 6 | POLARITY | Sử dụng để điều chỉnh thời gian tăng và giảm trên đầu ra. Khi chân POLARITY ở mức logic thấp, dữ liệu được xuất ra đầu ra khi xung clock có mức logic 0 và ngược lại. |
| 8 | Vss | Chân nối đất của mạch |
| 16 | Vdd | Chân cấp điện dương |
Các kênh chốt và Flip flop về cơ bản là để lưu trữ tín hiệu. IC CD4042 có bốn kênh chốt do đo có thể sử dụng IC như một linh kiện lưu trữ, giữ dữ liệu trong các thanh ghi hoặc trong các mạch chuyển mạch công suất. IC cũng có thể được sử dụng làm đầu vào hoặc đầu ra trong các mạch không đồng bộ.
Mỗi kênh chốt bên trong CD4042 có 1 chân đầu vào dữ liệu và hai đầu ra Q và ~ Q. Sự thay đổi trạng thái logic của cả hai đầu ra phụ thuộc vào xung clock.
Ngoài các đầu vào này, nó còn có một đầu vào polarity được sử dụng để lập trình đầu vào xung nhịp.
Khi đầu vào polarity có mức logic thấp, dữ liệu ở đầu vào dữ liệu được chuyển đến đầu ra Q khi xung clock có mức logic 0. Và Khi chân polarity có mức logic cao, thì ngược lại.
Sơ đồ chức năng của IC CD4042 cho thấy các đầu vào dữ liệu song song, đầu ra đảo và không đảo được hiển thị bên dưới.
Khi có sự chuyển đổi xung nhịp và phụ thuộc vào chân đầu vào polarity, dữ liệu được chuyển đến các đầu ra trong cùng một mức logic của xung nhịp, giá trị được giữ lại cho đến khi tín hiệu xung nhịp thay đổi trạng thái và ngược lại với mức logic trước đó.
| CLOCK | POLARITY | ĐẦU RA KHÔNG ĐẢO |
| L | 0 | D |
| Xung cạnh tích cực cao | 0 | Chốt tín hiệu |
| H | 1 | D |
| Xung cạnh tích cực thấp âm | 1 | Chốt tín hiệu |
Có thể thấy từ bảng trạng thái ở trên, khi chân polarity có mức logic thấp và có cạnh xung tích cực cao của tín hiệu clock thì đầu ra sẽ tăng mức mức. Các trương hợp khác, khi đầu ra sẽ ở trạng thái logic cao.
Như có thể thấy từ bảng trạng thái trên, chân polarity CD4042 quyết định sự thay đổi trạng thái logic của các đầu ra kênh chốt loại D.
Nếu tín hiệu Polarity là 0 hoặc ở mức logic thấp, sẽ thay đổi trạng tháo khi có xung cạnh tích cực cao của xung clock và ngược lại khi có xung cạnh tích cực thấp của xung clock.
Ví dụ 1
Như bạn có thể thấy từ đồ thị bên dưới khi chân polarity có mức logic thấp, đồng thời cũng có một tín hiệu đầu vào được đưa lên mức logic cao ở xung cạnh tích cực cao của xung clock thì đầu ra sẽ xuất tín hiệu ra chân Q trên xung cạnh tích cực cao tiếp theo của chu kỳ xung nhịp.
Ví dụ 2
Tương tự, Nếu chân polarity ở mức logic cao hoặc 1, tín hiệu đầu vào xuất ra đầu ra trên cạnh xung tích cực thấp của xung nhịp. Như bạn có thể thấy từ mô phỏng, mặc dù có tín hiệu đầu vào (D) trên xung cạnh tích cực cao, nhưng nó xuất tín hiệu ra chân đầu ra ở xung cạnh tích cực thấp tiếp theo của xung nhịp.
IC này được sử dụng chủ yếu trong các ứng dụng lưu dữ liệu. Một số ứng dụng gồm:
>>> Mời anh em xem thêm
![[Hướng Dẫn] Cách đóng kệ gỗ đơn giản mà đẹp tinh tế (2023)](https://cms.mecsu.vn/uploads/media/2023/08/huong-dan-dong-ke-go-don-gian-630x420.jpg)
.png)
