74LS164 là thanh ghi dịch tốc độ cao với đầu vào dữ liệu nối tiếp và đầu ra dữ liệu song song. Nó là vi mạch 8-bit. Điều đó có nghĩa là dữ liệu đi vào IC từng bit một cách tuần tự và dữ liệu 8 đưa ra ở các chân đầu ra.
Dữ liệu ở đầu vào nối tiếp được đưa tới đầu vào 1 cổng logic AND và đồng bộ với sự chuyển đổi từ mức logic thấp đến cao của xung clock. Nói cách khác, sự chuyển đổi dữ liệu được xử lý khi có xung cạnh tích cực của đầu vào xung nhịp.
Nó còn được gọi với các tên như SN54164, SN54LS164, SN74164, SN74LS164
Hình dưới đây là sơ đồ chân của IC 74LS164. Như bạn có thể thấy, nó là một IC 14 chân và nó có các định dạng package khác nhau.
Mô tả chi tiết của các chân IC thanh ghi dịch 74LS164:
A, B: Các chân này dùng để đưa dữ liệu nối tiếp vào IC cần chuyển ra đầu ra dữ liệu song song. Nói cách khác, đây là các chân đầu vào dữ liệu nối tiếp.
CP: Chân đầu vào này dành cho tín hiệu xung clock. Nó là chân cạnh tích cực mức cao.
~ MR: Chân này dùng để thực hiện chức năng của Master Reset. Đây là một chân đầu vào tích cực mức thấp. Tín hiệu tại chân này độc lập với xung clock, đặt tất cả các đầu ra ở mức logic thấp và xóa thanh ghi.
Q0 - Q7: Là các chân đầu ra và được sử dụng để cấp đầu ra dữ liệu song song 8 bit.
VCC = Chân cấp nguồn.
GND = Chân nối đất.
Sơ đồ logic của IC thanh ghi dịch 74LS164 được thể hiện ở hình bên dưới. Bên trong nó gồm 8 flip flops , một cổng AND và hai cổng NOT.
Bảng trạng thái về nguyên lý hoạt động của IC được thể hiện trong hình bên dưới.
IC tương tự: 74LS165, 74LS166, 74LS170, 74LS295
~ MR là chân master reset đầu vào tích cực mức thấp. Khi trạng thái của nó ở mức thấp, bất kể dữ liệu ở đầu vào A hay B là gì thì đầu ra sẽ luôn ở trạng thái logic thấp. Vì vậy, nó có thể được gọi là Reset hoặc chế độ Clear. Để IC hoạt động ~ MR phải được đặt ở mức logic cao.
A và B là hai chân đầu vào và dữ liệu nối tiếp có thể được cấp ở bất kỳ một trong hai chân này, trong lúc đó sử dụng một chân khác ở mức logic tích cực mức cao cho phép nhận dữ liệu ở các chân đầu vào.
Bất kỳ chân đầu vào nào không được sử dụng phải được đặt ở mức logic cao, Ngoài ra cũng có thể kết nối hai chân đầu vào với nhau.
Khi có sự thay đổi của xung nhịp từ mức logic thấp lên mức logic cao, dữ liệu sẽ được dịch chuyển sang về phía bên phải và đưa vào Q0 bằng phép logic AND của hai đầu vào dữ liệu A và B.
Khi A = B = logic cao. Q0 sẽ ở mức logic cao và dữ liệu sẽ được dịch chuyển sang phải. Ví dụ, nếu trước khi có sự thay đổi xung nhịp, dữ liệu là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H. Thì sau khi chuyển đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = 1 ab CDEF G. Ở đây a và b có thể ở trạng thái 1 hoặc 0 bất kỳ.
Khi A = logic = cao và B = logic thấp. Q0 sẽ ở mức logic thấp và dữ liệu sẽ được dịch chuyển sang phải. Ví dụ, nếu trước khi chuyển đổi xung nhịp, dữ liệu là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H. Thì sau khi chuyển đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = 0 ab CDEF G. Ở đây a và b có thể ở trạng thái 1 hoặc 0 bất kỳ.
Khi A = logic thấp và B = logic Cao. Q0 sẽ ở mức logic thấp và dữ liệu sẽ được dịch chuyển sang phải. Ví dụ, nếu trước khi chuyển đổi xung nhịp, dữ liệu là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H. Thì sau khi chuyển đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = 0 ab CDEF G. Ở đây a và b có thể ở trạng thái 1 hoặc 0 bất kỳ.
Khi A = logic thấp và B = logic thấp. Q0 sẽ ở mức logic thấp và dữ liệu sẽ được dịch chuyển sang phải. Ví dụ, nếu trước khi chuyển đổi xung nhịp, dữ liệu là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H. Thì sau khi chuyển đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = 0 ab CDEF G. Ở đây a và b có thể ở trạng thái 1 hoặc 0 bất kỳ.
Hoạt động của IC có thể được làm rõ qua mô phỏng trong phần mềm Proteus.
R (~ MR) hoạt động ở mức logic thấp nên khi chân 9 ở mức logic thấp, chức năng reset được thực hiện và cho dù có dữ liệu ở các chân đầu vào, nó cũng không xử lý với bất kỳ đầu vào nào.
Khi A = logic cao, B = logic thấp, A & B = logic thấp, Q0 = 0 và xuất dữ liệu ở đầu ra khi kích xung nhịp.
Khi A = logic thấp, B = logic cao, A & B = logic thấp, Q0 = 0 và xuất dữ liệu ở đầu ra khi kích xung nhịp.
Khi A = logic cao, B = logic cao, A & B = logic cao, Q0 = 1 và xuất dữ liệu ở đầu ra khi kích xung nhịp và các bit khác dịch sang phải.
Khi A = logic thấp, B = logic thấp, A & B = logic thấp, Q0 = 0 và xuất dữ liệu ở đầu ra khi kích xung clock.
IC này có ba biến thể như trong hình bên dưới. Định dạng đặt hàng theo những thứ này như sau.
SN54LSXXXJ
SN74LSXXXN
SN74LSXXXD
XXX = 164 và J cho biết được làm từ gốm. N cho biết có vỏ nhựa và D là package SOIC.
>>> 100+ Mã Sản Phẩm Dây Rút: https://mecsu.vn/san-pham/quat.nKKQ
>>> 1000+ Mã Sản Phẩm Đầu Cosse: https://mecsu.vn/san-pham/dau-cosse.Q1j
>>> Mời anh em xem thêm: