IC thanh ghi dịch 8 bit CD4014

CD4014 là vi mạch theo chuẩn logic CMOS thuộc dòng mạch tích hợp CD4000. Nó là thanh ghi dịch 8 bit với đầu vào dữ liệu nối tiếp hoặc song song và đầu ra dữ liệu nối tiếp. Có các chân cho cả đầu vào dữ liệu nối tiếp và đầu vào dữ liệu song song.

Chân chọn chế độ để điều khiển chế độ nhận dữ liệu đầu vào. IC này tạo thành từ các flipflop. Tín hiệu xung clock chung cấp tín hiệu xung cạnh cho tất cả các flipflop, đó là lý do tại sao nó hoạt động đồng bộ với nhau.

Tất cả các đầu vào được mắc với diode để bảo vệ chóng phóng điện tĩnh. Nó có các package PDIP, GDIP, PDSO 16 chân.

Sơ đồ chân CD4014

CD4014 là một thanh ghi dịch 8 bit có mười bốn chân. Trong đó, bảy chân chịu trách nhiệm nhận dữ liệu song song từ chân 1 đến chân 7. Ngoài ra còn có ba chân đầu ra từ Q6 đên Q8. Hình dưới đây cho biết sơ đồ chân.

Chi tiết cấu hình chân

Đặc tính CD4014

• Thanh ghi đầu vào dữ liệu nối tiếp hoạc song song và đầu ra nối tiếp 8 bit với 9 đầu vào và 3 đầu ra
• Bộ đệm tín hiệu đầu ra và kiểm soát độ lợi
• Hoạt động hoàn toàn tĩnh
• Dải điện áp hoạt động rộng từ 3V đến 15V
• Khả năng nhiễu cao 0,45
• Dải nhiệt độ hoạt động là từ -55°C đến +125°C
• Độ trễ lan truyền 320ns
• Dòng điện đầu vào rò rỉ tối đa 1uA ở 15V (trong dải nhiệt độ cho phép)
• Khả năng tương thích chuẩn TTL công suất thấp

Lưu ý: Có thể tham khảo datasheet để biết thêm thông số kỹ thuật. Link datasheet ở cuối hướng dẫn.

Các thanh ghi dịch thay thế và tương đương: 74HC595, CD4035, CD4015, CD4014

Nơi ứng dụng CD4014

IC này như bộ chuyển đổi tín hiệu song song sang nối tiếp. Nó cho phép lấy nhiều giá trị đầu vào cùng một lúc và sau đó chuyển chúng ra ngoài bằng cách điều khiển tín hiệu song song cho bốn chân đầu ra. Nếu bạn muốn điều khiển nhiều thiết bị thông qua một bộ vi điều khiển, hãy sử dụng IC này.

Ví dụ với led, IC CD4014 rất dễ sử dụng. Sơ đồ kết nối và sơ đồ logic được hiển thị bên dưới. Cấu tạo bên trong bao gồm flopflop D master-slave. Bạn có thể thấy nó sử dụng cùng xung clock.

Nguyên lý làm việc

Có một chân đầu vào điều khiển chọn đầu vào dữ liệu song song / nối tiếp chịu trách nhiệm xác định xem dữ liệu dịch vào thanh ghi theo cách song song hay nối tiếp. Khi giá trị của đầu vào điều khiển P/ S co mức logic thấp hoặc 0, thì dữ liệu sẽ được dịch tuần tự vào thanh ghi.

Dữ liệu sẽ gửi ở chế độ song song ở từng giai đoạn xử lý khi đầu vào P/S ở mức logic cao hoặc 1. Thanh ghi dịch CD4014 có xung clock chung chịu trách nhiệm dịch dữ liệu. Tại cạnh xung tích cực cao của tín hiệu xung clock, dữ liệu được dịch vào thanh ghi theo cách nối tiếp hoặc song song tùy thuộc vào trạng thái của chân đầu vào điều khiển P/S.

Có ba đầu ra từ các giai đoạn xử lý bit thứ sáu, thứ bảy và thứ tám của flipflop. Sơ đồ logic của mạch được đưa ra dưới đây

IC CD4014 có thể được sử dụng để phân kênh dữ liệu. Có thể điều khiển các đầu ra khi bạn không có đủ chân GPIO trên vi điều khiển hoặc bộ vi xử lý vì IC có tám chân đầu vào dữ liệu song song và một chân đầu vào dữ liệu nối tiếp.

Ví dụ mạch mô phỏng CD4014

Cuối cùng, hãy xem hai mạch ví dụ để hiểu rõ hơn về nguyên lý hoạt động. Proteus được có thư viện hỗ trợ CD4014, có thể sử dụng thư viện này để thiết kế các mạch ví dụ. Đầu tiên, là một ví dụ dịch dữ liệu song song. Sau đó là ví dụ về dịch dữ liệu nối tiếp.

Ví dụ dịch dữ liệu song song

Trước hết, ta chọn truyền dữ liệu song song bằng cách đặt chân P / S ở mức logic cao. Do đó, thanh ghi dịch CD4014 chỉ dịch dữ liệu từ các chân dữ liệu song song từ D0 đến D7.

Khi bắt đầu, chúng ta cấp đầu vào cho các chân đầu vào song song là 00000111. Sau đó, cấp một xung cạnh dương của xung clock, 111 xuất hiện ở các chân đầu ra.

Tương tự, chúng ta đưa ra các đầu và có logic là 00000101 và 00000100. Do đó, logic tương ứng xuất hiện ở các chân đầu ra khi có cạnh xung nhịp dương.

Tóm lại, lợi thế của việc sử dụng dịch dữ liệu song song là dữ liệu xuất hiện ở đầu ra chỉ trong một cạnh xung kích hoạt duy nhất.

Dịch dữ liệu nối tiếp

Trong ví dụ này sử dụng thanh ghi dịch 8 bit để truyền dữ liệu đến các chân đầu ra theo từng bit một. Đầu tiên, đặt chân P / S về mức logic 0 sẽ chọn chế độ dịch dữ liệu nối tiếp.

Sau đó cấp logic 00000001 vào đầu vào dữ liệu nối tiếp. Như có thể thấy từ mô phỏng, đầu ra bắt đầu xuất hiện ở các chân Q6-Q8 sau 7 chu kì xung nhịp (dịch 8 bit nhưng chỉ cần 7 chu kì vì tín hiệu lúc đầu xung nhịp đã ở mức thấp).

Ứng dụng CD4014

• Sắp xếp dữ liệu được thực hiện thông qua IC này
• Chuyển đổi dữ liệu song song sang nối tiếp và rất hữu ích trong các mạch phải xử lý một số lượng lớn tín hiệu đầu vào cùng một lúc.
• Các thanh ghi đa nhiệm và ALU (Arithmetic Logic units)
• Mạch tạo độ trễ và bộ mở rộng xung.
• Bộ nhớ digital máy tính và hệ thống xử lý dữ liệu
• Các đường truyền dữ liệu phân kênh

Sơ đồ 2D CD4014

>>> Mời anh em xem thêm

• IC Flip Flop JK kép CD4027
• Bộ đếm nhị phân 14 bit CD4060
• IC phân kênh CD4052